QSPI_CORE_CORE_RISR_TXEIR_ACTIVE

#define QSPI_CORE_CORE_RISR_TXEIR_ACTIVE    (0x1UL)

sqspitxe_intr interrupt is active prior to masking